El projecte Coreboot, la reconeguda alternativa lliure a les BIOS i firmware propietaris, ha llançat la seva nova versió 25.09, la qual inclou 684 canvis desenvolupats amb la col·laboració de 110 programadors, cosa que demostra el dinamisme i la vitalitat de la seva comunitat.
Entre les novetats més destacades hi ha la incorporació de suport per a noves plaques base, incloent-hi models d'ASROCK, GIGABYTE, HP, Intel i Lenovo, fet que amplia notablement la compatibilitat del projecte amb equips d'escriptori, estacions de treball i portà tils moderns.
Principals novetats de Coreboot 25.09
La dels aspectes més excel·lents de Coreboot 25.09 és la millora significativa en el rendiment de l'arrencada, grà cies a múltiples optimitzacions en el flux demmagatzematge i la descompressió de la cà rrega útil. La implementació d'instruccions SSE per a la descompressió LZMA ha permès que el controlador SPI precarregui dades a la memòria cau de la CPU sense aturar l'operació de descompressió, aconseguint una acceleració del 30% i reduint 46 mil·lisegons el temps d'arrencada en proves realitzades amb la Lenovo X220.
A més, les plataformes Intel Panther Lake estrenen un sistema de cà rrega asÃncrona d'arxius que utilitza SPI DMA per precarregar el fitxer fsps.bin mentre la CPU executa altres tasques. Aquesta tècnica de processament paral·lel aconsegueix reduir els temps d'arrencada entre 17 i 18 mil·lisegonsmillorant l'eficiència sense comprometre l'estabilitat.
Coreboot també incorpora noves funcions de sincronització, com cbfs_preload_wait_for_all(), que garanteixen una finalització segura de les operacions abans de desactivar els backends demmagatzematge. El subsistema Fast SPI DMA, ara basat en una cua de transferència per tokens, ofereix un rendiment més predictible i estable en entorns de cà rrega complexos.
Detecció avançada de maneres d'arrencada i gestió energètica
Una altra millora clau és la implementació del framework d'informació del mode d'arrencada, que introdueix l'etiqueta LB_TAG_BOOT_MODE a les taules internes de Coreboot. Aquest sistema permet comunicar directament a les cà rregues útils l'estat de l'arrencada, ja sigui en mode normal, amb bateria baixa o en mode de cà rrega.
Aquesta innovació elimina la necessitat que les cà rregues útils tornin a implementar lògiques de detecció de bateria, simplificant la gestió energètica i assegurant que les dades d'estat estiguin sempre disponibles, fins i tot en les primeres fases del firmware. A més, la nova funció lb_add_boot_mode() permet que les plataformes adaptin la detecció a les vostres necessitats especÃfiques sense perdre compatibilitat amb versions anteriors.
A més, també es destaca que el equip de desenvolupament ha reestructurat completament la gestió dels registres MTRR per a la memòria grà fica, traslladant-ne la configuració a una fase més primerenca del procés d'inicialització del silici. Aquesta modificació, aplicada al mòdul FSP-S (Firmware Support Package – Silicon), ha permès reduir el temps d'inicialització del subsistema grà fic de 123 a 115 mil·lisegons.
La funció soc_mark_gfx_memory() estableix registres d'escriptura combinada (WC) en etapes prèvies de l'arrencada, millorant els patrons d'accés a memòria durant la cà rrega del microprogramari grà fic. Aquest canvi, a més d'optimitzar-ne el rendiment, facilita el manteniment del codi i garanteix una execució més coherent en diferents entorns.
Millores generals i ampliació de l'ecosistema
Coreboot 25.09 introdueix una sèrie de millores addicionals i entre elles destaquen les optimitzacions a l'eina amdfwtool, que ara ofereix compatibilitat ampliada amb la plataforma Turin, i la actualització de smmstoretool, que suporta mides de bloc variables i à lies de GUID per a una millor gestió de variables UEFI.
El suport TPM (Trusted Platform Module) s'ha ampliat amb una integració de fTPM per a plataformes AMD, i s'ha millorat la representació del logotip i la compatibilitat del controlador de pantalla Bochs. També s'han implementat mesures que augmenten l'estabilitat del sistema i la seguretat durant les operacions de compressió i escriptura en flaix.
A nivell d'eines i dependències, aquesta versió actualitza diversos components clau: binutils 2.44, ACPICA 20250404, MPFR 4.2.2, SeaBIOS 1.17.0, U-Boot 2025.07, i millores en LinuxBoot i Libpayload, amb major coordinació en la.
Finalment, cal esmentar que la propera versió, Coreboot 25.12, està programada per arribar a finals de desembre d'aquest any, mantenint el ritme constant de desenvolupament que caracteritza el projecte.
font: https://github.com/coreboot