Un grup de investigadors de la Universitat d'Illinois van donar a conèixer fa poc que han desenvolupat una nova tècnica d'atac de canal lateral que permet manipular la fuga d'informació a través de la interconnexió en anell dels processadors Intel.
Sobre aquest nou tipus d'atac s'han proposat tres gestes que permeten fer el següent ::
- Recuperar bits individuals de claus de xifrat en utilitzar implementacions de RSA i EdDSA que són vulnerables a atacs de canal lateral (si els retards en el càlcul depenen de les dades que es processen). Per exemple, les fuites de bits individuals amb informació sobre el vector d'inicialització (nonce) de EdDSA són suficients per utilitzar atacs per recuperar seqüencialment tota la clau privada. L'atac és difícil d'implementar a la pràctica i es pot dur a terme amb un gran nombre de reserves. Per exemple, l'operació reeixida es mostra deshabilitant SMT (HyperThreading) i segmentant la memòria cau LLC entre els nuclis de la CPU.
- Definir paràmetres sobre els retards entre pulsacions de tecles. Els retards depenen de la posició de les tecles i permeten, a través d'anàlisi estadística, recrear les dades ingressades des del teclat amb certa probabilitat (per exemple, la majoria de les persones solen escriure «s» després de «a» molt més ràpid que «g» després «s»).
- Organitzar un canal de comunicació encobert per transferir dades entre processos a una velocitat d'aproximadament 4 megabits per segon, que no utilitza memòria compartida, la memòria cau de processador ni estructures de processador i recursos específics de la CPU. S'observa que el mètode proposat de crear un canal encobert és molt difícil de bloquejar pels mètodes existents de protecció contra atacs a través de canals laterals.
Els Investigadors també informen que els gestes no requereixen privilegis elevats i poden ser utilitzats per usuaris habituals sense privilegis, a més esmenten que l'atac es pot adaptar potencialment per organitzar la fuga de dades entre màquines virtuals, Però aquest problema va ser més enllà de l'abast de la investigació i no es van dur a terme les proves dels sistemes de virtualització.
El codi proposat s'ha provat en una CPU Intel i7-9700 en un entorn Ubuntu 16.04. En general, el mètode d'atac s'ha provat en processadors d'escriptori Intel Coffee Lake i Skylake, i és potencialment aplicable als processadors de servidor Broadwell Xeon.
La tecnologia Ring Interconnect va aparèixer en processadors basats en la microarquitectura Sandy Bridge i consta de diversos busos de bucle invertit que s'utilitzen per connectar nuclis computacionals i gràfics, Northbridge i cau. L'essència de l'mètode d'atac és que, a causa de la limitació de l'ample de banda de l'bus d'anell, les operacions de memòria en un procés retarden l'accés a la memòria d'un altre procés. Un cop determinats els detalls d'implementació mitjançant enginyeria inversa, un atacant pot generar una càrrega que porti a retards en l'accés a la memòria en un altre procés i utilitzar les dades de retard com un canal lateral per obtenir informació.
Els atacs als busos interns de la CPU es veuen obstaculitzats per la falta d'informació sobre l'arquitectura i els mètodes d'operació de l'autobús, així com per l'alt nivell de soroll que dificulta l'extracció de dades útils. Va ser possible comprendre els principis de l'autobús a través de l'enginyeria inversa dels protocols utilitzats a l'transferir dades a través del bus. Per separar la informació útil de l'soroll, es va aplicar un model de classificació de dades basat en mètodes d'aprenentatge automàtic.
El model proposat permetre organitzar el seguiment dels retards computacionals en un procés específic, en condicions en què diversos processos accedeixen simultàniament a la memòria i una part de les dades es retorna des de les memòries cau de l'processador.
Finalment, si vols conèixer més a l'respecte pots consultar el següent document.