Le projet Coreboot, l'alternative gratuite renommée aux BIOS et firmwares propriétaires, a publié sa nouvelle version 25.09, qui comprend 684 changements développés avec la collaboration de 110 programmeurs, démontrant le dynamisme et la vitalité de sa communauté.
Parmi les nouvelles fonctionnalités les plus notables figure l'ajout de la prise en charge de nouvelles cartes mères, notamment des modèles d'ASROCK, GIGABYTE, HP, Intel et Lenovo, élargissant considérablement la compatibilité du projet avec les ordinateurs de bureau, les stations de travail et les ordinateurs portables modernes.
Principales nouveautés de Coreboot 25.09
uno des aspects les plus marquants Coreboot 25.09 est le amélioration significative des performances de démarrage, grâce à de multiples optimisations dans le flux de stockage et la décompression de la charge utile. implémentation des instructions SSE pour la décompression LZMA a permis au contrôleur SPI de précharger les données dans le cache du processeur sans arrêter l'opération de décompression, obtenant une accélération de 30 % et réduisant le temps de démarrage de 46 millisecondes lors des tests effectués sur le Lenovo X220.
En outre, le Les plateformes Intel Panther Lake lancent un système de chargement de fichiers asynchrone qui utilise SPI DMA pour précharger le fichier fsps.bin pendant que le processeur exécute d'autres tâches. Cette technique de traitement parallèle Il parvient à réduire les temps de démarrage de 17 à 18 millisecondes, améliorant l'efficacité sans compromettre la stabilité.
Corebooil intègre également de nouvelles fonctions de synchronisation, comme cbfs_preload_wait_for_all(), qui garantit la sécurité des opérations avant l'arrêt des serveurs de stockage. Le sous-système Fast SPI DMA, désormais basé sur une file d'attente de transfert à jetons, offre des performances plus prévisibles et stables dans les environnements de charge complexes.
Détection avancée du mode de démarrage et gestion de l'alimentation
Une autre amélioration clé est la Mise en œuvre du cadre d'information du mode de démarrage, qui introduit la balise LB_TAG_BOOT_MODE dans les tables internes de Coreboot. Ce système permet aux charges utiles d'être directement informées de l'état de démarrage, qu'il s'agisse du mode normal, du mode batterie faible ou du mode charge.
Cette innovation élimine le besoin de charges utiles pour réimplémenter la logique de détection de batterie, simplifiant la gestion de l'alimentation et garantissant la disponibilité permanente des données d'état, même aux premiers stades du firmware. De plus, la nouvelle fonction lb_add_boot_mode() permet aux plateformes d'adapter la détection à leurs besoins spécifiques sans perte de rétrocompatibilité.
En plus de cela, il est également souligné que eL'équipe de développement a complètement restructuré la gestion des enregistrements MTRR. Pour la mémoire graphique, sa configuration a été déplacée plus tôt dans le processus d'initialisation du silicium. Cette modification, appliquée au module FSP-S (Firmware Support Package – Silicon), a réduit le temps d'initialisation du sous-système graphique de 123 à 115 millisecondes.
La fonction soc_mark_gfx_memory() définit les registres d'écriture combinée (WC) en amont du démarrage, améliorant ainsi les schémas d'accès mémoire lors du chargement du firmware graphique. Outre l'amélioration des performances, cette modification simplifie la maintenance du code et assure une exécution plus cohérente dans différents environnements.
Améliorations générales et expansion de l'écosystème
Coreboot 25.09 introduit un certain nombre d'améliorations supplémentaires, parmi lesquelles les suivantes se démarquent : Optimisations dans l'outil amdfwtool, qui offre désormais un support étendu pour la plateforme Turin, et le mise à jour de smmstoretool, qui prend en charge les tailles de blocs variables et les alias GUID pour une meilleure gestion des variables UEFI.
Prise en charge du TPM (Module de plateforme de confiance) a été étendu avec une intégration de fTPM pour les plateformes AMD, ainsi qu'un rendu de logo amélioré et la prise en charge des pilotes d'affichage Bochs. Des mesures ont également été mises en œuvre pour améliorer la stabilité et la sécurité du système lors des opérations de compression et d'écriture flash.
Au niveau des outils et des dépendances, cette version met à jour plusieurs composants clés : binutils 2.44, ACPICA 20250404, MPFR 4.2.2, SeaBIOS 1.17.0, U-Boot 2025.07, et des améliorations de LinuxBoot et Libpayload, avec une meilleure coordination dans la gestion du mode de démarrage et la prise en charge des architectures récentes.
Enfin, il convient de mentionner que la prochaine version, Coreboot 25.12, devrait arriver à la fin du mois de décembre de cette année, maintenant ainsi le rythme de développement constant du projet.
source: https://github.com/coreboot