Google afirma que a súa IA é máis rápida no deseño de chips

Google afirma que se desenvolveu un software de intelixencia artificial capaz de proxectar chips de ordenador máis rápido que os humanos. Nun artigo publicado hai uns días, Google afirma que a súa nova IA pode imaxinar un chip que os humanos tardarían meses en deseñarse en menos de seis horas.

Intelixencia artificial xa se usou para desenvolver a última iteración dos chips Unidade de Procesamento de Tensores (TPU) de Google, que se usan para realizar tarefas relacionadas coa intelixencia artificial, dixo Google. Enxeñeiros de Google dixeron que o avance podería ter "importantes implicacións" para a industria de semicondutores.

Esencialmente, trátase de descubrir onde se colocan compoñentes como o núcleo e a memoria da CPU e GPU entre si no chip. A súa situación nestas pequenas placas é importante porque afecta ao consumo de enerxía e á velocidade de procesamento do chip; o cableado e o enrutamento do sinal necesarios para conectalo todo é de grande importancia.

Os enxeñeiros de Google, Azalia Mirhoseini e Anna Goldie, xunto cos seus colegas, describen na súa publicación un profundo sistema de aprendizaxe de reforzo capaz de crear "patróns básicos" en menos de seis horas, aínda que ás veces leva meses.

Noutras palabras, Google está a usar a intelixencia artificial para deseñar chips que se poidan usar para crear sistemas de intelixencia artificial aínda máis sofisticados.

Sistemas similares tamén poden gañar aos humanos en xogos complexos como go e xadrez. Nestes escenarios, os algoritmos están adestrados para mover pezas que aumentan as posibilidades de gañar o xogo, pero no escenario de mosaicos, a IA está adestrada para atopar a mellor combinación de compoñentes para que sexa o máis eficiente posible no xogo.

A rede neuronal tamén usa algunhas técnicas que no seu día foron considerados pola industria dos semicondutores, pero abandonados como rúa sen saída. Segundo o artigo, o sistema de intelixencia artificial recibiu 10.000 planos para chips para "aprender" o que funciona e o que non.

"O noso método utilizouse para deseñar a próxima xeración de aceleradores de IA de Google e ten o potencial de aforrar miles de horas de esforzo humano para cada nova xeración", escribiron os enxeñeiros. "En definitiva, cremos que un hardware máis potente deseñado por AI impulsará o avance da IA, creando unha relación simbiótica entre os dous campos".

Segundo o artigo, cando se proxecta un microprocesador ou un acelerador de carga de traballo, normalmente é necesario definir como funcionan os seus subsistemas nunha linguaxe de alto nivel, como VHDL, SystemVerilog ou quizais incluso Chisel.

Este código acabará por traducirse no que se chama netlist, que describe como un conxunto de macroblocos e celas estándar deben estar conectados por cables para realizar as funcións do chip.

As celas estándar conteñen elementos básicos como as portas lóxicas NAND e NORmentres que os macrobloques conteñen un conxunto de celas estándar ou outros compoñentes electrónicos destinados a realizar unha función especial, como proporcionar memoria no chip ou un núcleo do procesador. Polo tanto, os macrobloques son moito máis grandes que as celas estándar.

Entón tes que escoller como organizar esta lista de celas e macrobloques no chip. Segundo os empregados de Google, poden levar enxeñeiros humanos semanas ou incluso meses para traballar con ferramentas de deseño de chips especializados e repetir moitas veces para obter un plan optimizado en función das necesidades de consumo de enerxía, sincronización, velocidade, etc.

O que normalmente sucede neste proceso é que a situación dos grandes macrobloques debe cambiarse a medida que se desenvolve o deseño. E entón tes que deixar que as ferramentas automatizadas, que usan algoritmos non intelixentes, caian na multitude de celas estándar máis pequenas e despois limpen e repitan ata que remates, di o documento.

Para acelerar este paso de deseño esquemático de chip, os especialistas en intelixencia artificial de Google crearon un sistema de rede neuronal convolucional que realiza a colocación de macrocadenas por si só en poucas horas para lograr un deseño óptimo.

Segundo o artigo, as celas estándar colócanse automaticamente en espazos baleiros noutros programas. Este sistema de aprendizaxe automática debería ser capaz de producir un diagrama ideal moito máis rápido e mellor que o método dos enxeñeiros humanos empregando as ferramentas automatizadas tradicionais na industria, explicaron os empregados de Google no seu artigo.

Fuente: https://www.theregister.com/


O contido do artigo adhírese aos nosos principios de ética editorial. Para informar dun erro faga clic en aquí.

Sexa o primeiro en opinar sobre

Deixa o teu comentario

Enderezo de correo electrónico non será publicado. Os campos obrigatorios están marcados con *

*

*

  1. Responsable dos datos: Miguel Ángel Gatón
  2. Finalidade dos datos: controlar SPAM, xestión de comentarios.
  3. Lexitimación: o seu consentimento
  4. Comunicación dos datos: os datos non serán comunicados a terceiros salvo obrigación legal.
  5. Almacenamento de datos: base de datos aloxada por Occentus Networks (UE)
  6. Dereitos: en calquera momento pode limitar, recuperar e eliminar a súa información.