Unha iniciativa de Google permite a produción gratuíta de lotes de proba de chips abertos

Recientemente saíu a noticia coa que Google se asociou empresas de manufactura SkyWater Technology e Efabless para lanzar unha iniciativa que permite aos desenvolvedores de hardware de código aberto construír os chips que desenvolven libremente.

Iniciativa pretende estimular o desenvolvemento de hardware aberto, reducir os custos de desenvolvemento de proxectos abertos e simplificar a interacción coas plantas de fabricación.

Grazas á iniciativa calquera pode comezar a desenvolver os seus propios chips sen medo a altos custos para a produción de prototipos iniciais. Google cobre todos os custos de produción, embalaxe e envío.

Solicitudes de inclusión no programa de produción gratuíta pódese enviar cada dous meses. A praza máis próxima pecharase o 8 de xuño, e as fichas que conseguiron entrar estarán listas o 30 de agosto e enviaranse aos autores o 18 de outubro.

Das solicitudes presentadas seleccionáronse 40 proxectos (Se se presentan menos de 40 solicitudes, poranse en produción todas aquelas que superaron o control de corrección). En función dos resultados de produción, o programador recibirá 50 fichas e 5 placas coas fichas instaladas.

TLDR; O equipo de Google Hardware Toolchains está lanzando un novo portal para programadores, developer.google.com/silicon , para axudar á comunidade de desenvolvedores a comezar co seu programa de transporte Open MPW. Isto permitirá que calquera persoa envíe deseños de IC de código aberto que se fabriquen sen ningún custo.

Desde novembro de 2020, cando Skywater Technologies anunciou a súa asociación con Google para abrir o seu Kit de deseño de procesos para o nodo de proceso SKY130, o equipo de Hardware Toolchains aquí en Google estivo nunha viaxe para facer accesible a construción de silicio aberta para todos os desenvolvedores. Ter acceso a un PDK de código aberto e fabricable cambia o status quo na industria e academia do deseño de silicio personalizado:
Os deseñadores agora poden comezar os seus proxectos sen restricións de uso e NDA.
Os investigadores poden facer que a súa investigación sexa reproducible polos seus compañeiros.
As ferramentas EDA de código aberto pódense integrar profundamente co proceso de fabricación

Só se aceptan solicitudes para proxectos totalmente distribuídos baixo licenzas abertas, non gravados con acordos de non divulgación (NDA) e que non restrinxen o alcance dos seus produtos.

Google ofreceu a oportunidade de producir gratuítos lotes de proba de chips abertos

Os datos para a produción deben transferirse no formato GDSII, pasar o conxunto de probas proporcionado e reproducirse a partir dos ficheiros do proxecto orixinais (é dicir, declarando un proxecto aberto, pero non funcionará transferir un deseño propietario á produción).

Cada proxecto ten unha área de usuario fixa de 2,92 mm x 3,52 mm e 38 pinos de E/S nun arnés predefinido para reforzar o seu deseño. Tamén conta coa infraestrutura de probas necesaria para validar as especificacións e o comportamento do chip antes de ser enviado para a súa gravación.

Para simplificar o desenvolvemento de chips abertos, ofrécense as seguintes ferramentas abertas:

  • SkyWater PDK (Process Design Kit), un kit de ferramentas que describe o proceso de fabricación de 130 nm (SKY130) usado na fábrica SkyWater e permítelle preparar os ficheiros de deseño necesarios para a produción de chips.
  • OpenLane é un conxunto de compoñentes para a conversión automática de circuítos ASIC RTL ao formato GDSII usado nas fábricas de chips.
  • XLS (Accelerated HW Synthesis) é un conxunto de ferramentas para sintetizar ficheiros de proxecto con recheo de hardware de chip correspondente á descrición de alto nivel proporcionada da funcionalidade necesaria, deseñada ao estilo do desenvolvemento de software.
  • Un conxunto de regras para o sistema de montaxe Bazel con soporte para ferramentas abertas (Yosys, Verilator, OpenROAD) para traballar con linguaxes de descrición de hardware (Verilog, VHDL, Chisel, nMigen).
  • OpenROAD é un marco para automatizar o proceso de desenvolvemento de circuítos abertos.
  • Verible é un conxunto de ferramentas para o desenvolvemento de Verilog, incluíndo un analizador, un sistema de formato de estilo e linter.

Finalmente se estás interesado en saber máis sobre el, podes consultar os detalles Na seguinte ligazón.


O contido do artigo adhírese aos nosos principios de ética editorial. Para informar dun erro faga clic en aquí.

Sexa o primeiro en opinar sobre

Deixa o teu comentario

Enderezo de correo electrónico non será publicado.

*

*

  1. Responsable dos datos: Miguel Ángel Gatón
  2. Finalidade dos datos: controlar SPAM, xestión de comentarios.
  3. Lexitimación: o seu consentimento
  4. Comunicación dos datos: os datos non serán comunicados a terceiros salvo obrigación legal.
  5. Almacenamento de datos: base de datos aloxada por Occentus Networks (UE)
  6. Dereitos: en calquera momento pode limitar, recuperar e eliminar a súa información.