Google 이니셔티브를 통해 개방형 칩의 테스트 배치를 무료로 생산할 수 있습니다.

최근에 Google과 협력했다는 뉴스가 나왔습니다. 제조 회사 이니셔티브를 시작하는 SkyWater Technology 및 Efables 이를 통해 오픈 소스 하드웨어 개발자가 자유롭게 개발하는 칩을 구축할 수 있습니다.

사업 오픈 하드웨어의 개발을 촉진하는 것을 목표로 합니다., 개방형 프로젝트 개발 비용을 줄이고 제조 공장과의 상호 작용을 단순화합니다.

이니셔티브 덕분에 누구나 자신의 칩 개발을 시작할 수 있습니다. 초기 프로토타입 생산을 위한 높은 비용에 대한 두려움 없이. Google은 모든 제작, 포장, 배송 비용을 부담합니다.

무료 제작 프로그램에 포함하기 위한 신청서 두 달에 한 번씩 보낼 수 있습니다. 가장 가까운 슬롯은 8월 30일에 닫히고, 입력에 성공한 칩은 18월 XNUMX일에 준비되고 XNUMX월 XNUMX일에 저자에게 보내질 것입니다.

제출된 지원서 중 40개 프로젝트가 선택됩니다. (40개 미만의 지원서가 제출될 경우 수정 통제를 통과한 모든 것이 생산에 들어갈 것입니다.) 생산 결과에 따라 개발자는 칩 50개와 칩이 설치된 보드 5개를 받게 됩니다.

TLDR; Google Hardware Toolchains 팀은 개발자 커뮤니티가 Open MPW 전송 프로그램을 시작할 수 있도록 돕기 위해 새로운 개발자 포털인 developer.google.com/silicon 을 출시합니다. 이를 통해 누구나 무료로 제조할 오픈 소스 IC 디자인을 제출할 수 있습니다.

2020년 130월 Skywater Technologies가 SKYXNUMX 프로세스 노드용 Process Design Kit를 공개하기 위해 Google과 파트너십을 발표한 이후로 Google의 Hardware Toolchains 팀은 모든 개발자가 액세스할 수 있는 개방형 실리콘 구성을 만들기 위한 여정을 시작했습니다. 오픈 소스 및 제작 가능한 PDK에 대한 액세스는 맞춤형 실리콘 디자인 산업 및 학계의 현상을 변화시킵니다.
이제 디자이너는 NDA 및 사용 제한 없이 자유롭게 프로젝트를 시작할 수 있습니다.
연구원은 동료가 연구를 재현할 수 있도록 만들 수 있습니다.
오픈 소스 EDA 도구는 제조 프로세스와 긴밀하게 통합될 수 있습니다.

오픈 라이선스 하에 완전히 배포된 프로젝트에 대한 지원만 허용됩니다., NDA(Non-Disclosure Agreement)에 구속되지 않고 제품의 범위를 제한하지 않습니다.

Google은 개방형 칩 테스트 배치를 무료로 생산할 수 있는 기회를 제공했습니다.

생산을 위한 데이터는 GDSII 형식으로 전송되어야 하고 제공된 테스트 스위트를 통과해야 하며 원본 프로젝트 파일에서 재생산되어야 합니다(즉, 공개 프로젝트를 선언하지만 독점 디자인을 생산으로 전송하는 것은 작동하지 않음).

각 프로젝트에는 2,92mm x 3,52mm 고정 사용자 영역과 미리 정의된 하니스에 38개의 I/O 핀이 있어 설계를 강화합니다. 또한 기록을 위해 보내기 전에 칩의 사양과 동작을 검증하는 데 필요한 테스트 인프라도 갖추고 있습니다.

개방형 칩 개발을 단순화하기 위해 다음과 같은 개방형 도구가 제공됩니다.

  • SkyWater 공장에서 사용되는 130nm 제조 공정(SKY130)을 설명하고 칩 생산에 필요한 설계 파일을 준비할 수 있는 툴킷인 SkyWater PDK(Process Design Kit)입니다.
  • OpenLane은 ASIC RTL 회로를 칩 공장에서 사용되는 GDSII 형식으로 자동 변환하기 위한 구성 요소 세트입니다.
  • XLS(Accelerated HW Synthesis)는 소프트웨어 개발 스타일로 설계된 필요한 기능에 대한 높은 수준의 설명에 해당하는 칩 하드웨어 패딩으로 프로젝트 파일을 합성하기 위한 도구 세트입니다.
  • 하드웨어 설명 언어(Verilog, VHDL, Chisel, nMigen) 작업을 위한 개방형 도구(Yosys, Verilator, OpenROAD)를 지원하는 Bazel 어셈블리 시스템에 대한 규칙 집합입니다.
  • OpenROAD는 개방형 회로 개발 프로세스를 자동화하기 위한 프레임워크입니다.
  • Verible은 구문 분석기, 스타일 형식 지정 시스템 및 린터를 포함하여 Verilog 개발을 위한 도구 세트입니다.

최종적으로 그것에 대해 더 많이 알고 싶다면, 당신은 세부 사항을 확인할 수 있습니다 다음 링크에서.


코멘트를 첫번째로 올려

코멘트를 남겨주세요

귀하의 이메일 주소는 공개되지 않습니다. 필수 필드가 표시되어 있습니다 *

*

*

  1. 데이터 책임자 : Miguel Ángel Gatón
  2. 데이터의 목적 : 스팸 제어, 댓글 관리.
  3. 합법성 : 귀하의 동의
  4. 데이터 전달 : 법적 의무에 의한 경우를 제외하고 데이터는 제 XNUMX 자에게 전달되지 않습니다.
  5. 데이터 저장소 : Occentus Networks (EU)에서 호스팅하는 데이터베이스
  6. 권리 : 귀하는 언제든지 귀하의 정보를 제한, 복구 및 삭제할 수 있습니다.