Inisiatif Google membenarkan pengeluaran kumpulan ujian cip terbuka secara percuma

Baru-baru ini berita tersebar bahawa Google telah bekerjasama dengan syarikat pembuatan Teknologi SkyWater dan Efabless untuk melancarkan inisiatif yang membolehkan pembangun perkakasan sumber terbuka membina cip yang mereka bangunkan secara bebas.

Inisiatif bertujuan untuk merangsang pembangunan perkakasan terbuka, mengurangkan kos pembangunan projek terbuka dan memudahkan interaksi dengan kilang pembuatan.

Terima kasih kepada inisiatif sesiapa sahaja boleh mula membangunkan cip mereka sendiri tanpa takut kos yang tinggi untuk pengeluaran prototaip awal. Google meliputi semua kos pengeluaran, pembungkusan dan penghantaran.

Permohonan untuk dimasukkan ke dalam program pengeluaran percuma boleh dihantar setiap dua bulan. Slot terdekat akan ditutup pada 8 Jun, dan cip yang berjaya masuk akan siap pada 30 Ogos dan akan dihantar kepada penulis pada 18 Oktober.

Daripada permohonan yang dikemukakan, 40 projek dipilih (Jika terdapat kurang daripada 40 permohonan dikemukakan, semua yang telah melepasi kawalan pembetulan akan dimasukkan ke dalam pengeluaran). Berdasarkan hasil pengeluaran, pemaju akan menerima 50 cip dan 5 papan dengan cip yang dipasang.

TLDR; Pasukan Rantaian Alat Perkakasan Google sedang melancarkan portal pembangun baharu, developer.google.com/silicon , untuk membantu komuniti pembangun bermula dengan program pengangkutan MPW Terbuka mereka. Ini akan membolehkan sesiapa sahaja menyerahkan reka bentuk IC sumber terbuka untuk dihasilkan tanpa sebarang kos.

Sejak November 2020, apabila Skywater Technologies mengumumkan perkongsiannya dengan Google untuk membuka Kit Reka Bentuk Prosesnya untuk nod proses SKY130, pasukan Rangkaian Alat Perkakasan di Google telah melakukan perjalanan untuk menjadikan pembinaan silikon terbuka boleh diakses untuk semua pembangun. Mempunyai akses kepada sumber terbuka dan PDK boleh fabrikasi mengubah status quo dalam industri reka bentuk silikon tersuai dan akademia:
Pereka bentuk kini bebas untuk memulakan projek mereka tanpa NDA dan sekatan penggunaan.
Penyelidik boleh membuat penyelidikan mereka boleh diterbitkan semula oleh rakan sebaya mereka.
Alat EDA sumber terbuka boleh disepadukan secara mendalam dengan proses pembuatan

Hanya permohonan untuk projek yang diedarkan sepenuhnya di bawah lesen terbuka diterima, tidak dibebani dengan perjanjian bukan pendedahan (NDA) dan tidak menyekat skop produk mereka.

Google memberi peluang untuk pengeluaran percuma kumpulan ujian cip terbuka

Data untuk pengeluaran mesti dipindahkan dalam format GDSII, lulus suite ujian yang disediakan, dan diterbitkan semula daripada fail projek asal (iaitu mengisytiharkan projek terbuka, tetapi ia tidak akan berfungsi untuk memindahkan reka bentuk proprietari kepada pengeluaran).

Setiap projek mempunyai kawasan pengguna tetap 2,92mm x 3,52mm dan 38 pin I/O pada abah-abah yang telah ditetapkan untuk mengukuhkan reka bentuk anda. Ia juga mempunyai infrastruktur ujian yang diperlukan untuk mengesahkan spesifikasi dan tingkah laku cip sebelum ia dihantar untuk rakaman.

Untuk memudahkan pembangunan cip terbuka, alat terbuka berikut disediakan:

  • SkyWater PDK (Process Design Kit), kit alat yang menerangkan proses fabrikasi 130nm (SKY130) yang digunakan di kilang SkyWater dan membolehkan anda menyediakan fail reka bentuk yang diperlukan untuk pengeluaran cip.
  • OpenLane ialah satu set komponen untuk penukaran automatik litar ASIC RTL kepada format GDSII yang digunakan di kilang cip.
  • XLS (Accelerated HW Synthesis) ialah satu set alat untuk mensintesis fail projek dengan padding perkakasan cip sepadan dengan penerangan peringkat tinggi yang disediakan tentang fungsi yang diperlukan, direka dalam gaya pembangunan perisian.
  • Satu set peraturan untuk sistem pemasangan Bazel dengan sokongan untuk alat terbuka (Yosys, Verilator, OpenROAD) untuk bekerja dengan bahasa penerangan perkakasan (Verilog, VHDL, Chisel, nMigen).
  • OpenROAD ialah rangka kerja untuk mengautomasikan proses pembangunan litar terbuka.
  • Verible ialah satu set alat untuk pembangunan Verilog, termasuk penghurai, sistem pemformatan gaya dan linter.

Akhirnya sekiranya anda berminat untuk mengetahui lebih lanjut mengenainya, anda boleh menyemak perinciannya Dalam pautan berikut.


Tinggalkan komen anda

Alamat email anda tidak akan disiarkan. Ruangan yang diperlukan ditanda dengan *

*

*

  1. Bertanggungjawab atas data: Miguel Ángel Gatón
  2. Tujuan data: Mengendalikan SPAM, pengurusan komen.
  3. Perundangan: Persetujuan anda
  4. Komunikasi data: Data tidak akan disampaikan kepada pihak ketiga kecuali dengan kewajiban hukum.
  5. Penyimpanan data: Pangkalan data yang dihoskan oleh Occentus Networks (EU)
  6. Hak: Pada bila-bila masa anda boleh menghadkan, memulihkan dan menghapus maklumat anda.