Ostatnio Intel zaprezentował rozwój nowa architektura oprogramowania układowego Uniwersalne skalowalne oprogramowanie układowe (USF) który jest przeznaczony do uprościć tworzenie wszystkich komponentów stosu oprogramowania układowego dla różnych kategorii urządzeń, od serwerów po systemy na chipie (SoC).
USF zapewnia warstwy abstrakcji, aby oddzielić logikę inicjalizacji od sprzętu niskiego poziomu komponentów platformy odpowiedzialnych za konfigurację, zaktualizuj oprogramowanie układowe, chroń i uruchom system operacyjny.
O USF
USF ma budowę modułową, która nie jest związana z konkretnymi rozwiązaniami y pozwala na korzystanie z wielu istniejących projektów Wdrażają inicjalizację sprzętu i etapy rozruchu, takie jak stos TianoCore EDK2 UEFI, minimalistyczne oprogramowanie układowe Slim Bootloader, bootloader U-Boot i platforma CoreBoot.
Interfejs UEFI, warstwa LinuxBoot (do bezpośredniego ładowania jądra systemu Linux), VaultBoot (zweryfikowany rozruch) i hiperwizor ACRN mogą być używane jako środowiska ładunku do wyszukiwania programu ładującego i przesyłania kontroli do systemu operacyjnego, oprócz typowych interfejsów, takich jak ACPI, UEFI, Kexec i Multi-boot są dostępne dla systemów operacyjnych.
Specyfikacje USF Intela składają się z dwóch części: wewnętrznej specyfikacji Intela, która obejmuje budowę SOC i jego wewnętrznych interfejsów (IP HW i IP FW); oraz zewnętrzną specyfikację branżową obejmującą interfejsy dla SOC, platform i ładunków systemu operacyjnego, a także tworzenie i zarządzanie kompletnymi produktami i rozwiązaniami oprogramowania układowego (tj. jak inicjować, konfigurować, integrować, uruchamiać, aktualizować i konserwować). Specyfikacja zewnętrzna jest otwarta na aktywne opinie i współpracę partnerów przemysłowych i technologicznych. Zewnętrzna wersja specyfikacji w pierwszym wydaniu celowo rozpoczyna się od wstępnego przeglądu, aby partnerzy technologiczni mieli możliwość poprawy jej zawartości i kierunku przed sfinalizowaniem wersji 1.0.
USF zdefiniować warstwę pakietu wsparcia oprogramowania układowego Oddzielny FSP, który łączy się z ogólną i niestandardową warstwą orkiestracji platformy (POL) za pośrednictwem wspólnego interfejsu API. FSP abstrahuje operacje, takie jak restart procesora, inicjalizacja sprzętu, SMM (tryb zarządzania systemem), uwierzytelnianie i weryfikacja na poziomie SoC.
Warstwa orkiestracji upraszcza tworzenie interfejsów ACPI, a także obsługuje ogólne biblioteki ładunku i umożliwia użycie języka Rust do tworzenia bezpiecznych komponentów oprogramowania układowego, a także umożliwia zdefiniowanie konfiguracji za pomocą języka znaczników YAML. POL wykonuje również atestację (potwierdzenie autentyczności), uwierzytelnianie i organizację bezpiecznej instalacji aktualizacji.
Dzięki USF mamy nadzieję pomóc rozwiązać branżowe słabości w rozwoju oprogramowania układowego, zmniejszyć złożoność, przyspieszyć innowacje, poprawić jakość i bezpieczeństwo oprogramowania układowego oraz zapewnić przyszłą elastyczność i skalowalność oprogramowania układowego na procesorach i XPU.
Oczekuje się, że nowa architektura umożliwi:
- Zmniejsz złożoność i koszty tworzenia oprogramowania układowego dla nowych urządzeń, ponownie wykorzystując standardowy, gotowy do użycia kod komponentów, modułową architekturę, która nie jest powiązana z konkretnymi programami ładującymi, oraz możliwość korzystania z uniwersalnego interfejsu API do konfigurowania modułów.
- Popraw jakość i bezpieczeństwo oprogramowania układowego, korzystając z weryfikowalnych modułów do interakcji z komputerem oraz bezpieczniejszej infrastruktury do weryfikacji i uwierzytelniania oprogramowania układowego.
- Używaj różnych ładowarek i komponentów ładunku, w zależności od zadań do rozwiązania.
- Przyspiesz postęp nowych technologii i skróć cykl rozwoju - Deweloperzy mogą skupić się tylko na dodawaniu określonej funkcjonalności, w przeciwnym razie korzystać ze sprawdzonych, gotowych do użycia komponentów.
- Skaluj rozwój oprogramowania układowego dla różnych mieszanej architektury obliczeniowej (XPU), na przykład, w tym oprócz procesora, zintegrowanego dyskretnego akceleratora grafiki (dGPU) i programowalnych urządzeń sieciowych w celu przyspieszenia operacji sieciowych w centrach danych, które zapewniają systemy w chmurze (IPU), infrastruktura Jednostka przetwarzania).
W końcu dla tych, którzy chcą dowiedzieć się więcej na ten temat, powinni wiedzieć, że jest już dostępny projekt specyfikacji i implementacji typowych elementów architektury USF są publikowane w serwisie GitHub.
źródło: https://www.intel.com