Um grupo de Pesquisadores da Universidade de Illinois divulgaram eles desenvolveram recentemente uma nova técnica de ataque de canal lateral que permite manipular o vazamento de informações através da interconexão do anel de processadores Intel.
Sobre este novo tipo de ataque três exploits foram propostos que permitem que você faça o seguinte:
- Recuperar bits individuais chaves de criptografia ao usar implementações RSA e EdDSA que são vulneráveis a ataques de canal lateral (se os atrasos computacionais dependerem dos dados sendo processados). Por exemplo, vazamentos de bits individuais com informações sobre o vetor de inicialização EdDSA (nonce) são suficientes para usar ataques para recuperar sequencialmente a chave privada inteira. O ataque é difícil de implementar na prática e pode ser realizado com um grande número de reservas. Por exemplo, a operação bem-sucedida é mostrada desativando o SMT (HyperThreading) e segmentando o cache LLC entre os núcleos da CPU.
- Defina parâmetros sobre os atrasos entre as teclas. Os atrasos dependem da posição das teclas e permitem, por meio de análise estatística, recriar os dados inseridos no teclado com alguma probabilidade (por exemplo, a maioria das pessoas tende a digitar "s" depois de "a" muito mais rápido do que "g" depois "s").
- Organize um canal de comunicação secreto para transferir dados entre processos a uma velocidade de aproximadamente 4 megabits por segundo, que não usa memória compartilhada, cache de processador ou estruturas de processador e recursos de CPU específicos. Observa-se que o método proposto de criação de um canal secreto é muito difícil de bloquear pelos métodos existentes de proteção contra ataques através de canais laterais.
Os investigadores eles também relatam que os exploits não requerem privilégios elevados e podem ser usados por usuários regulares sem privilégios, eles também mencionam que o ataque pode potencialmente ser adaptado para organizar o vazamento de dados entre máquinas virtuais, mas esse problema estava além do escopo da investigação e os sistemas de virtualização não foram testados.
O código proposto foi testado em uma CPU Intel i7-9700 em um ambiente Ubuntu 16.04. Em geral, o método de ataque foi testado nos processadores Intel Coffee Lake e Skylake para desktop e é potencialmente aplicável aos processadores de servidor Broadwell Xeon.
A tecnologia Ring Interconnect apareceu em processadores baseados na microarquitetura Sandy Bridge e consiste em vários barramentos de loopback que são usados para conectar núcleos computacionais e gráficos, ponte norte e cache. A essência do método de ataque é que, devido à limitação da largura de banda do barramento em anel, as operações de memória em um processo atrasam o acesso à memória de outro processo. Depois que os detalhes da implementação são submetidos à engenharia reversa, um invasor pode gerar uma carga útil que leva a atrasos no acesso à memória em outro processo e usar os dados de atraso como um canal lateral para obter informações.
Os ataques aos barramentos internos da CPU são dificultados pela falta de informações sobre a arquitetura e métodos de operação do barramento, bem como por um alto nível de ruído que dificulta a extração de dados úteis. Foi possível entender os princípios do barramento por meio da engenharia reversa dos protocolos utilizados na transferência de dados pelo barramento. Para separar informações úteis de ruído, um modelo de classificação de dados baseado em métodos de aprendizado de máquina foi aplicado.
O modelo proposto possibilitou organizar o monitoramento de atrasos computacionais em um processo específico, em condições em que vários processos acessam a memória simultaneamente e uma parte dos dados é devolvida dos caches do processador.
Por fim, se você quiser saber mais sobre isso, pode consultar o próximo documento.