Dự án Coreboot, giải pháp thay thế miễn phí nổi tiếng cho BIOS và phần mềm độc quyền, đã phát hành phiên bản mới 25.09, bao gồm 684 thay đổi được phát triển với sự cộng tác của 110 lập trình viên, thể hiện sự năng động và sức sống của cộng đồng.
Một trong những tính năng mới đáng chú ý nhất là việc bổ sung hỗ trợ cho các bo mạch chủ mới, bao gồm các mẫu từ ASROCK, GIGABYTE, HP, Intel và Lenovo, mở rộng đáng kể khả năng tương thích của dự án với máy tính để bàn, máy trạm và máy tính xách tay hiện đại.
Các tính năng mới chính của Coreboot 25.09
Uno trong những khía cạnh nổi bật nhất Coreboot 25.09 là cải thiện đáng kể hiệu suất khởi động, nhờ nhiều tối ưu hóa trong luồng lưu trữ và giải nén tải trọng. triển khai các hướng dẫn SSE để giải nén LZMA cho phép bộ điều khiển SPI tải trước dữ liệu vào bộ nhớ đệm CPU mà không dừng hoạt động giải nén, đạt tốc độ tăng 30% và giảm thời gian khởi động 46 mili giây trong các thử nghiệm được thực hiện trên Lenovo X220.
Ngoài ra, Nền tảng Intel Panther Lake ra mắt hệ thống tải tệp không đồng bộ sử dụng SPI DMA để tải trước tệp fsps.bin trong khi CPU thực hiện các tác vụ khác. Kỹ thuật xử lý song song này Nó có thể giảm thời gian khởi động từ 17 đến 18 mili giây, cải thiện hiệu quả mà không ảnh hưởng đến tính ổn định.
Coreboocũng kết hợp các chức năng đồng bộ hóa mới, chẳng hạn như cbfs_preload_wait_for_all(), đảm bảo hoàn tất an toàn các thao tác trước khi tắt hệ thống lưu trữ. Hệ thống con Fast SPI DMA, hiện dựa trên hàng đợi truyền dữ liệu dựa trên mã thông báo, mang lại hiệu suất ổn định và dễ dự đoán hơn trong các môi trường tải phức tạp.
Phát hiện chế độ khởi động nâng cao và quản lý nguồn điện
Một cải tiến quan trọng khác là Triển khai khung thông tin chế độ khởi động, đưa thẻ LB_TAG_BOOT_MODE vào các bảng nội bộ của Coreboot. Hệ thống này cho phép các payload được thông báo trực tiếp về trạng thái khởi động, dù ở chế độ bình thường, chế độ pin yếu hay chế độ sạc.
Sự đổi mới này loại bỏ nhu cầu về tải trọng để triển khai lại logic phát hiện pin, đơn giản hóa việc quản lý năng lượng và đảm bảo dữ liệu trạng thái luôn khả dụng, ngay cả trong giai đoạn đầu của chương trình cơ sở. Ngoài ra, hàm lb_add_boot_mode() mới cho phép các nền tảng tùy chỉnh khả năng phát hiện theo nhu cầu cụ thể mà không làm mất khả năng tương thích ngược.
Ngoài ra, nó cũng được nhấn mạnh rằng eNhóm phát triển đã tái cấu trúc hoàn toàn việc quản lý hồ sơ MTRR. đối với bộ nhớ đồ họa, chuyển cấu hình của nó sang giai đoạn trước đó của quá trình khởi tạo silicon. Sửa đổi này, được áp dụng cho mô-đun FSP-S (Gói Hỗ trợ Phần sụn – Silicon), đã giảm thời gian khởi tạo hệ thống con đồ họa từ 123 xuống còn 115 mili giây.
Hàm soc_mark_gfx_memory() thiết lập các thanh ghi kết hợp ghi (WC) sớm trong quá trình khởi động, cải thiện các mẫu truy cập bộ nhớ trong quá trình tải chương trình cơ sở đồ họa. Thay đổi này, ngoài việc cải thiện hiệu suất, còn giúp mã dễ bảo trì hơn và đảm bảo thực thi nhất quán hơn trong các môi trường khác nhau.
Cải thiện chung và mở rộng hệ sinh thái
Coreboot 25.09 giới thiệu một số cải tiến bổ sung, trong đó nổi bật là những cải tiến sau: Tối ưu hóa trong công cụ amdfwtool, hiện cung cấp hỗ trợ mở rộng cho nền tảng Turin và cập nhật smmstoretool, hỗ trợ kích thước khối thay đổi và bí danh GUID để quản lý biến UEFI tốt hơn.
Hỗ trợ TPM (Mô-đun nền tảng đáng tin cậy) đã được mở rộng với sự tích hợp của fTPM dành cho nền tảng AMD, cải thiện khả năng hiển thị logo và hỗ trợ trình điều khiển hiển thị Bochs. Các biện pháp cũng đã được triển khai để cải thiện tính ổn định và bảo mật của hệ thống trong quá trình nén và ghi flash.
Ở cấp độ công cụ và phụ thuộc, bản phát hành này cập nhật một số thành phần chính: binutils 2.44, ACPICA 20250404, MPFR 4.2.2, SeaBIOS 1.17.0, U-Boot 2025.07 và các cải tiến cho LinuxBoot và Libpayload, với sự phối hợp tốt hơn trong quản lý chế độ khởi động và hỗ trợ cho các kiến trúc gần đây.
Cuối cùng, cần đề cập rằng phiên bản tiếp theo, Coreboot 25.12, dự kiến ra mắt vào cuối tháng 12 năm nay, duy trì tốc độ phát triển ổn định của dự án.
Fuente: https://github.com/coreboot