OpenWifi, tumpukan Wi-Fi 802.11a/g/n sumber terbuka 

wifi terbuka

openwifi, tumpukan WIFI sumber terbuka yang kompatibel dengan linux

Sekarang penggunaan koneksi WiFi “hampir penting” pada sebagian besar perangkat yang membutuhkan koneksi internet, dan ketika bekerja itu bagus, tetapi ketika ada masalah, sering tidak dapat diselesaikan karena firmware adalah biner sumber tertutup.

Sampai titik tertentu dapat dimengerti bahwa kode ini tidak dapat dimanipulasi oleh pengguna, karena sebagian besar dari mereka bahkan tidak perlu berinteraksi dengan kode tersebut. Tapi, bagi kita yang suka main-main, bagian ini mungkin menarik bagi sebagian orang dan karenanya memiliki duri untuk bisa berinteraksi dengan kodenya.

Itu sebabnya proyek OpenWiFi bertujuan untuk menawarkan implementasi WiFi SDR (Radio yang Ditetapkan Perangkat Lunak) sepenuhnya open source kompatibel dengan Linux dan berjalan pada perangkat keras FPGA.

Tentang OpenWifi

buka wifi dikembangkan sebagai implementasi terbuka dari tumpukan penuh Wi-Fi 802.11a/g/n, bentuk dan modulasi sinyal yang dikonfigurasikan secara terprogram (SDR, Software Defined Radio).

buka wifi memungkinkan Anda membuat penerapan yang dikontrol sepenuhnya dari semua komponen perangkat nirkabel, termasuk lapisan level rendah, pada adaptor nirkabel konvensional yang diimplementasikan pada level chip yang tidak dapat diakses audit.

buka wifi menggunakan arsitektur SoftMAC, yang menyiratkan penerapan tumpukan nirkabel 802.11 utama (MAC tinggi) di sisi pengontrol dan adanya lapisan MAC rendah di sisi FPGA. Tumpukan Nirkabel ia menggunakan subsistem mac80211 yang disediakan oleh kernel Linux.

Interaksi dengan SDR dilakukan melalui pengontrol khusus, plus komponen perangkat keras dapat dibangun berdasarkan FMCOMMS2/3/4, ADRV1CRR atau transceiver universal (RF) AD9361 dari Xilinx FPGA dan Perangkat Analog. Biaya solusi berdasarkan ZYNQ NH7020 FPGA adalah 400 euro.

Pada bagian dari fitur kunci dari proyek berikut menonjol:

  • Dukungan penuh untuk 802.11a/g/n. Kami berencana untuk mendukung 802.11ax.
  • Bandwidth 20 MHz dan rentang frekuensi 70 MHz hingga 6 GHz.
  • Mode pengoperasian: Ad-hoc (jaringan perangkat klien), titik akses, stasiun, dan pemantauan.
  • Implementasi pada sisi FPGA dari protokol link layer DCF (Distributed Coordination Function) menggunakan metode CSMA/CA.
  • Parameter prioritas akses saluran yang dapat dikonfigurasi: durasi RTS/CTS, CTS-to-self, SIFS, DIFS, xIFS, slot-time, dll.
  • Slot waktu berdasarkan alamat MAC.
  • Bandwidth dan frekuensi yang mudah diubah: 2MHz untuk 802.11ah dan 10MHz untuk 802.11p.
  • Kemungkinan digunakan sebagai radar dan detektor gerak di dalam ruangan.
  • Manajemen melalui utilitas Linux biasa seperti ifconfig dan iwconfig, serta utilitas sdrctl khusus yang bekerja melalui netlink dan memungkinkan Anda mengontrol cara kerja SDR pada level rendah (memanipulasi register, mengubah pengaturan irisan waktu, dll.).
  • Bandwidth saat menguji melalui iperf: 40~50 Mbps untuk TCP dan 50 Mbps untuk UDP.

Mengenai proyek, perlu disebutkan baru-baru ini rilis versi 1.4 diumumkan yang menyediakan dukungan untuk Raspberry PI OS 11.2 (berdasarkan Debian 11) dan kernel Linux dengan tambalan dari Perangkat Analog.

Selain itu untuk peneliti keamanan, ini menyediakan kemampuan untuk menjalankan tes untuk mensimulasikan serangan beling dan krack dan bahwa perubahan dari FPGA Vivado 2021.1 (berdasarkan ADI HDL 2021_r1) telah dilakukan.

Perubahan lain yang menonjol adalah itu dukungan tambahan untuk perangkat keras baru: sdrpi (HexSDR SDR pada Raspberry Pi), antsdr_e200 (MicroPhase ADALM-PLUTO), neptunesdr (Zynq 7020 + AD9361), dan PYNQSDR (PYNQ-Z1 + AD936X).

Juga dalam versi baru ini gambar kartu SD generik disediakan untuk perangkat 32-bit dan 64-bit, serta pemisahan kode sumber untuk FPGA (openwifi-hw) dan file bitstream untuk FPGA (openwifi-hw-img) telah dilakukan dan pekerjaan disediakan dalam mode loopback.

Akhirnya, jika Anda tertarik untuk mengetahui lebih banyak tentangnya, Anda harus tahu bahwa kode komponen perangkat lunak, serta diagram dan deskripsi blok perangkat keras dalam bahasa Verilog untuk FPGA, didistribusikan di bawah lisensi AGPLv3 dan Anda dapat berkonsultasi dengan mereka Di tautan berikut.

Sebagai catatan tambahan, penting bagi Anda untuk memverifikasi bahwa Anda mengakses proyek yang benar, karena ada proyek lain dengan nama yang sama yang saat ini ada di versi 2.7, tetapi sangat berbeda dari yang sedang kita bicarakan di sini. Itu sebabnya disarankan agar mereka mengakses dari tautan yang kami bagikan.


tinggalkan Komentar Anda

Alamat email Anda tidak akan dipublikasikan. Bidang yang harus diisi ditandai dengan *

*

*

  1. Penanggung jawab data: Miguel Ángel Gatón
  2. Tujuan data: Mengontrol SPAM, manajemen komentar.
  3. Legitimasi: Persetujuan Anda
  4. Komunikasi data: Data tidak akan dikomunikasikan kepada pihak ketiga kecuali dengan kewajiban hukum.
  5. Penyimpanan data: Basis data dihosting oleh Occentus Networks (UE)
  6. Hak: Anda dapat membatasi, memulihkan, dan menghapus informasi Anda kapan saja.