Een initiatief van Google maakt de gratis productie van testbatches open chips mogelijk

onlangs Nieuws brak dat Google heeft samengewerkt met productiebedrijven SkyWater Technology en Efabless lanceren een initiatief waarmee ontwikkelaars van open source hardware de chips kunnen bouwen die ze vrijelijk ontwikkelen.

Het initiatief heeft tot doel de ontwikkeling van open hardware te stimuleren, verlaag de ontwikkelingskosten van openstaande projecten en vereenvoudig de interactie met fabrieken.

Dankzij het initiatief iedereen kan beginnen met het ontwikkelen van zijn eigen chips zonder angst voor hoge kosten voor de productie van eerste prototypes. Google dekt alle productie-, verpakkings- en verzendkosten.

Aanvragen voor opname in het gratis productieprogramma kan elke twee maanden worden verzonden. Het dichtstbijzijnde slot sluit op 8 juni en de tokens die erin slaagden om binnen te komen, zijn klaar op 30 augustus en worden op 18 oktober naar de auteurs verzonden.

Van de ingediende aanvragen zijn 40 projecten geselecteerd (Als er minder dan 40 aanvragen zijn ingediend, worden alle aanvragen die de correctiecontrole hebben doorstaan, in productie genomen). Op basis van de productieresultaten ontvangt de ontwikkelaar 50 chips en 5 boards met geïnstalleerde chips.

TLDR's; Het team van Google Hardware Toolchains lanceert een nieuwe ontwikkelaarsportal, developer.google.com/silicon , om de ontwikkelaarsgemeenschap op weg te helpen met hun Open MPW-transportprogramma. Hierdoor kan iedereen gratis open source IC-ontwerpen indienen.

Sinds november 2020, toen Skywater Technologies zijn samenwerking met Google aankondigde om zijn Process Design Kit voor het SKY130-procesknooppunt te openen, is het Hardware Toolchains-team hier bij Google op reis gegaan om open siliciumconstructie toegankelijk te maken voor alle ontwikkelaars. Toegang hebben tot een open source en vervaardigbare PDK verandert de status-quo in de custom-siliciumontwerpindustrie en de academische wereld:
Ontwerpers zijn nu vrij om hun projecten te starten zonder NDA en gebruiksbeperkingen.
Onderzoekers kunnen hun onderzoek reproduceerbaar maken voor hun peers.
Open source EDA-tools kunnen diep worden geïntegreerd in het productieproces

Alleen aanvragen voor projecten die volledig onder open licenties worden gedistribueerd, worden geaccepteerd, niet belast met geheimhoudingsovereenkomsten (NDA) en die de reikwijdte van hun producten niet beperken.

Google bood de mogelijkheid voor gratis productie van open-chip-testbatches

De gegevens voor productie moeten worden overgedragen in het GDSII-formaat, voldoen aan de verstrekte testsuite en worden gereproduceerd vanuit de originele projectbestanden (dwz een open project declareren, maar het zal niet werken om een ​​eigen ontwerp naar productie over te dragen).

Elk project heeft een vast gebruikersgebied van 2,92 mm x 3,52 mm en 38 I/O-pinnen op een vooraf gedefinieerd harnas om uw ontwerp te versterken. Het heeft ook de nodige testinfrastructuur om de specificaties en het gedrag van de chip te valideren voordat deze voor opname wordt verzonden.

Om de ontwikkeling van open chips te vereenvoudigen, zijn de volgende open tools beschikbaar:

  • SkyWater PDK (Process Design Kit), een toolkit die het 130nm fabricageproces (SKY130) beschrijft dat wordt gebruikt in de SkyWater-fabriek en waarmee u de ontwerpbestanden kunt voorbereiden die nodig zijn voor de productie van chips.
  • OpenLane is een set componenten voor de automatische conversie van ASIC RTL-circuits naar het GDSII-formaat dat wordt gebruikt in chipfabrieken.
  • XLS (Accelerated HW Synthesis) is een set tools voor het synthetiseren van projectbestanden met chiphardware-padding die overeenkomt met de verstrekte beschrijving op hoog niveau van de vereiste functionaliteit, ontworpen in de stijl van softwareontwikkeling.
  • Een set regels voor het Bazel-assemblagesysteem met ondersteuning voor open tools (Yosys, Verilator, OpenROAD) voor het werken met hardwarebeschrijvingstalen (Verilog, VHDL, Chisel, nMigen).
  • OpenROAD is een raamwerk voor het automatiseren van het open circuit ontwikkelingsproces.
  • Verible is een set tools voor de ontwikkeling van Verilog, waaronder een parser, een opmaaksysteem voor stijlen en linter.

Eindelijk als u er meer over wilt weten, kunt u de details bekijken In de volgende link.


Laat je reactie achter

Uw e-mailadres wordt niet gepubliceerd. Verplichte velden zijn gemarkeerd met *

*

*

  1. Verantwoordelijk voor de gegevens: Miguel Ángel Gatón
  2. Doel van de gegevens: Controle SPAM, commentaarbeheer.
  3. Legitimatie: uw toestemming
  4. Mededeling van de gegevens: De gegevens worden niet aan derden meegedeeld, behalve op grond van wettelijke verplichting.
  5. Gegevensopslag: database gehost door Occentus Networks (EU)
  6. Rechten: u kunt uw gegevens op elk moment beperken, herstellen en verwijderen.