Natuklasan ang dalawang bagong kahinaan na pagpapatupad ng pagpapatupad na nakakaapekto sa Intel

I-cache Out

Sampol ng Pagpapatalsik ng L1D, Ang L1DES o kilala ring CacheOut ay isa sa mga bagong banta na idinagdag sa listahan ng mga kakilala na payagan ang posibilidad ng pag-atake sa mga Intel CPU sa pamamagitan ng pagpapatupad ng haka-haka na code. Ito ang pangatlong beses sa mas mababa sa isang taon na ipinakita ng Intel ang isang bagong hanay ng mga kahinaan na nauugnay sa haka-haka na pag-andar ng mga nagpoproseso nito.

Dahil ang simula ng mga problema ng Intel ay nagsimula sa Spectre at Meltdown, at na kalaunan ay nagbigay daan sa mas maraming mga kahinaan na kinilala mula noon, kasama na ang SPOILER, Foreshadow, SwapGS, ZombieLoad, RIDL at Fallout. Kaya, ang mga bagong pag-atake ay nakakaapekto sa mga Intel CPU na ginawa bago ang ika-apat na bahagi ng 2018.

Hindi tulad ng MDS (Microarchitectural Data Sampling) na mga kahinaan, ayon sa website ng CacheOut:

Maaaring gamitin ng isang umaatake ang mga mekanismo ng pag-cache ng mga CPU upang partikular na ma-target ang data na masala.

Ang mga natuklasan nito ay nakikita ang kahinaan Ang CacheOut bilang isa pang pag-atake sa ispekulatibong pagpapatupad at a hindi tuwirang kinahinatnan ng Spectre at Meltdown.

At ito ay tila natuklasan ng mga mananaliksik ng VUSec ang kahinaan sa kahanay, dahil ayon sa CVE, ang CacheOut ay magkapareho sa isang variant ng RIDL, na tinukoy ng mga nadiskubre nito bilang L1DES (sinusundan nila ang opisyal na pangalan ng Intel bilang L1D Eviction Sampling)

Sa isang mataas na antas, pinipilit ng CacheOut ang pagtatalo sa L1-D cache upang paalisin ang data na itinuro nito mula sa cache. Inilalarawan namin ang dalawang magkakaibang.

Una, sa kaganapan na ang cache ay naglalaman ng data na binago ng biktima, ang nilalaman ng linya ng cache ay naglalakbay sa mga LFB habang isinusulat ito sa memorya.

Pangalawa, kapag nais ng salakayin na tumagas ang data na hindi binabago ng biktima, unang pinapaalis ng mananalakay ang data mula sa cache at pagkatapos ay nakukuha ito sa paglipat nito sa pamamagitan ng mga line-fill buffer upang masiyahan ang isang sabay na pagbasa mula sa biktima.

Ang mga mekanismo ng pagbagsak ng pagbagsak ng Intel ay walang epekto laban sa CacheOut, ngunit tinutulungan nila na ang kahinaan ay hindi maaaring samantalahin sa pamamagitan ng browser.

Nag-aalok din ang VUSec ng isang patunay ng pagsasamantala sa konsepto para sa kahinaan sa Github. Ang kahinaan ay nagdadala ng CVE-2020-0549 bilang CacheOut.

habang Nagtatalaga rin ang Intel ng sarili nitong code (INTEL-SA-00329) at inuri ito bilang katamtaman (6.5).  Ayon mismo sa Intel, ang data sa L1 data cache (L1D) ay maaaring mai-redirect sa isang hindi nagamit na L1D buffer (padding buffer).

Ang data ay maaaring partikular na ma-filter at basahin mula sa padding buffer sa pamamagitan ng mga pag-atake sa gilid ng channel. Samakatuwid, tinawag ng Intel ang pamamaraang ito sa pagbasa na L1D Evication Sampling at isinasaalang-alang ang mga potensyal na biktima bilang isang subset ng L1TF (Foreshadow at Foreshadow-NG). Hindi tulad ng Foreshadow, ang mga umaatake ay hindi dapat na partikular na magtanong ng mga pisikal na address sa CacheOut.

Ang iba pang mga kahinaan isiniwalat na at Sinusubaybayan ng Intel bilang Sampling ng Rehistro ng Vector (RSV), Ito ang pinakamaliit na kritikal dahil sinabi ng Intel na ang bahid na ito ay hindi gaanong seryoso dahil ang pagiging kumplikado ng pag-atake ay mataas at ang mga pagkakataon ng isang magsasalakay na makakuha ng nauugnay na data ay mababa. Bukod sa iyon ang VRS ay isinasaalang-alang din bilang isang bagong pagkakaiba-iba ng pag-atake ng RIDL.

Ang VRS ay nauugnay sa isang pagtulo sa Store Buffer ng mga resulta ng nabasa na mga pagpapatakbo ng mga rehistro ng vector na nabago sa panahon ng pagpapatupad ng mga tagubilin sa vector (SSE, AVX, AVX-512) sa parehong core ng CPU.

Ang pagtagas ay nangyayari sa isang napaka-espesyal na hanay ng mga pangyayari at sanhi ng katotohanan na ang isang ispekulatibong operasyon na isinagawa, na humahantong sa pagsasalamin ng estado ng mga talaan ng vector sa imbakan na buffer, ay naantala at winakasan pagkatapos ng buffer, at hindi bago.

Sa wakas, inihayag ng Intel na sa loob ng ilang linggo ay handa na nito ang mga pag-update nauugnay upang ayusin ang mga kamalian na ito.

Habang para sa AMD, ARM at IBM CPUs hindi sila apektado ng mga kahinaan na ito.

Ang mga pagsasamantala ng mga kahinaan maaari mong mahanap sa mga sumusunod na link.


Iwanan ang iyong puna

Ang iyong email address ay hindi nai-publish. Mga kinakailangang patlang ay minarkahan ng *

*

*

  1. Responsable para sa data: Miguel Ángel Gatón
  2. Layunin ng data: Kontrolin ang SPAM, pamamahala ng komento.
  3. Legitimation: Ang iyong pahintulot
  4. Komunikasyon ng data: Ang data ay hindi maiparating sa mga third party maliban sa ligal na obligasyon.
  5. Imbakan ng data: Ang database na naka-host ng Occentus Networks (EU)
  6. Mga Karapatan: Sa anumang oras maaari mong limitahan, mabawi at tanggalin ang iyong impormasyon.