Kamakailan lamang Pumutok ang balita na nakipagtulungan ang Google mga kumpanya ng pagmamanupaktura Ang SkyWater Technology at Efabless ay maglunsad ng isang inisyatiba na nagbibigay-daan sa mga developer ng open source na hardware na buuin ang mga chips na malayang binuo nila.
Ang inisyatiba naglalayong pasiglahin ang pagbuo ng bukas na hardware, bawasan ang mga bukas na gastos sa pagbuo ng proyekto at pasimplehin ang pakikipag-ugnayan sa mga manufacturing plant.
Salamat sa inisyatiba kahit sino ay maaaring magsimulang bumuo ng kanilang sariling mga chips nang walang takot sa mataas na gastos para sa paggawa ng mga paunang prototype. Sinasaklaw ng Google ang lahat ng gastos sa produksyon, packaging, at pagpapadala.
Mga aplikasyon para sa pagsasama sa libreng programa ng produksyon maaaring ipadala tuwing dalawang buwan. Ang pinakamalapit na slot ay magsasara sa Hunyo 8, at ang mga token na nagawang pumasok ay magiging handa sa Agosto 30 at ipapadala sa mga may-akda sa Oktubre 18.
Sa mga isinumiteng aplikasyon, 40 proyekto ang napili (Kung wala pang 40 na aplikasyon ang isinumite, lahat ng nakapasa sa correction control ay ilalagay sa produksyon). Batay sa mga resulta ng produksyon, makakatanggap ang developer ng 50 chips at 5 boards na may naka-install na chips.
Mga TLDR; Ang Google Hardware Toolchains team ay naglulunsad ng bagong developer portal, developer.google.com/silicon , upang matulungan ang developer community na makapagsimula sa kanilang Open MPW transport program. Papayagan nito ang sinuman na magsumite ng mga open source na disenyo ng IC na gagawin nang walang bayad.
Mula noong Nobyembre 2020, nang ipahayag ng Skywater Technologies ang pakikipagtulungan nito sa Google para buksan ang Process Design Kit nito para sa SKY130 process node, ang Hardware Toolchains team dito sa Google ay naglalakbay upang gawing accessible ang open silicon construction. para sa lahat ng developer. Ang pagkakaroon ng access sa isang open source at fabricable na PDK ay nagbabago sa status quo sa custom na industriya ng disenyo ng silicon at akademya:
Malaya na ngayon ang mga designer na simulan ang kanilang mga proyekto nang walang NDA at mga paghihigpit sa paggamit.
Maaaring gawing reproducible ng mga mananaliksik ang kanilang pananaliksik ng kanilang mga kapantay.
Ang mga open source na tool ng EDA ay maaaring malalim na isama sa proseso ng pagmamanupaktura
Tanging ang mga aplikasyon para sa mga proyektong ganap na naipamahagi sa ilalim ng mga bukas na lisensya ang tinatanggap, hindi nasasangkot sa mga non-disclosure agreement (NDA) at hindi naghihigpit sa saklaw ng kanilang mga produkto.
Nagbigay ang Google ng pagkakataon para sa libreng produksyon ng mga open chip test batch
Ang data para sa produksyon ay dapat ilipat sa GDSII format, pumasa sa ibinigay na test suite, at kopyahin mula sa orihinal na mga file ng proyekto (ibig sabihin, pagdedeklara ng bukas na proyekto, ngunit hindi ito gagana upang ilipat ang isang pagmamay-ari na disenyo sa produksyon).
Ang bawat proyekto ay may nakapirming 2,92mm x 3,52mm na lugar ng gumagamit at 38 I/O pin sa isang paunang natukoy na harness upang palakasin ang iyong disenyo. Mayroon din itong kinakailangang imprastraktura sa pagsubok upang mapatunayan ang mga detalye at pag-uugali ng chip bago ito ipadala para sa pag-record.
Upang gawing simple ang pagbuo ng bukas na chip, ang mga sumusunod na bukas na tool ay ibinigay:
- SkyWater PDK (Process Design Kit), isang toolkit na naglalarawan sa 130nm fabrication process (SKY130) na ginagamit sa SkyWater factory at nagbibigay-daan sa iyong ihanda ang mga design file na kinakailangan para sa paggawa ng chip.
- Ang OpenLane ay isang set ng mga bahagi para sa awtomatikong pag-convert ng mga ASIC RTL circuit sa GDSII na format na ginagamit sa mga pabrika ng chip.
- Ang XLS (Accelerated HW Synthesis) ay isang set ng mga tool para sa pag-synthesize ng mga project file na may chip hardware padding na naaayon sa ibinigay na mataas na antas na paglalarawan ng kinakailangang functionality, na idinisenyo sa istilo ng software development.
- Isang hanay ng mga patakaran para sa Bazel assembly system na may suporta para sa mga bukas na tool (Yosys, Verilator, OpenROAD) para sa pagtatrabaho sa mga wika sa paglalarawan ng hardware (Verilog, VHDL, Chisel, nMigen).
- Ang OpenROAD ay isang balangkas para sa pag-automate ng proseso ng pagbuo ng open circuit.
- Ang Verible ay isang set ng mga tool para sa pag-develop ng Verilog, kabilang ang isang parser, style formatting system, at linter.
Sa wakas kung interesado kang malaman ang tungkol dito, maaari mong suriin ang mga detalye Sa sumusunod na link.