recentemente È arrivata la notizia con cui Google ha collaborato Compagnie manifatturiere SkyWater Technology ed Efabless lanciano un'iniziativa che consente agli sviluppatori di hardware open source di creare i chip che sviluppano liberamente.
L'iniziativa mira a stimolare lo sviluppo di hardware aperto, ridurre i costi di sviluppo dei progetti aperti e semplificare l'interazione con gli impianti di produzione.
Grazie per l'iniziativa chiunque può iniziare a sviluppare i propri chip senza timore di costi elevati per la produzione dei primi prototipi. Google copre tutti i costi di produzione, imballaggio e spedizione.
Domande di inclusione nel programma di produzione gratuito può essere inviato ogni due mesi. Lo slot più vicino chiuderà l'8 giugno e le fiches che sono riuscite ad entrare saranno pronte il 30 agosto e verranno inviate agli autori il 18 ottobre.
Delle domande presentate, vengono selezionati 40 progetti (Se le domande presentate sono inferiori a 40, verranno messe in produzione tutte quelle che hanno superato il controllo correttivo). Sulla base dei risultati della produzione, lo sviluppatore riceverà 50 chip e 5 schede con chip installati.
TLDR; Il team di Google Hardware Toolchains sta lanciando un nuovo portale per sviluppatori, developer.google.com/silicon , per aiutare la comunità di sviluppatori a iniziare con il proprio programma di trasporto Open MPW. Ciò consentirà a chiunque di inviare progetti di circuiti integrati open source da produrre gratuitamente.
Da novembre 2020, quando Skywater Technologies ha annunciato la sua partnership con Google per aprire il suo Process Design Kit per il nodo di processo SKY130, il team di Hardware Toolchains di Google ha intrapreso un viaggio per rendere accessibile la costruzione di silicio aperta a tutti gli sviluppatori. Avere accesso a un PDK open source e fabbricabile cambia lo status quo nel settore della progettazione di silicio personalizzato e nel mondo accademico:
I designer sono ora liberi di avviare i loro progetti senza NDA e restrizioni di utilizzo.
I ricercatori possono rendere la loro ricerca riproducibile dai loro colleghi.
Gli strumenti EDA open source possono essere profondamente integrati con il processo di produzione
Sono accettate solo le domande per progetti completamente distribuiti con licenze aperte, non gravati da accordi di riservatezza (NDA) e che non limitano la portata dei loro prodotti.
Google ha fornito l'opportunità di produrre gratuitamente lotti di test con chip aperto
I dati per la produzione devono essere trasferiti nel formato GDSII, superare la suite di test fornita ed essere riprodotti dai file di progetto originali (cioè dichiarando un progetto aperto, ma non funzionerà per trasferire un design proprietario alla produzione).
Ogni progetto ha un'area utente fissa di 2,92 mm x 3,52 mm e 38 pin I/O su un cablaggio predefinito per rafforzare il tuo design. Dispone inoltre dell'infrastruttura di test necessaria per convalidare le specifiche e il comportamento del chip prima che venga inviato per la registrazione.
Per semplificare lo sviluppo di chip aperti, vengono forniti i seguenti strumenti aperti:
- SkyWater PDK (Process Design Kit), un toolkit che descrive il processo di fabbricazione a 130 nm (SKY130) utilizzato nella fabbrica SkyWater e consente di preparare i file di progettazione necessari per la produzione di chip.
- OpenLane è un insieme di componenti per la conversione automatica dei circuiti ASIC RTL nel formato GDSII utilizzato nelle fabbriche di chip.
- XLS (Accelerated HW Synthesis) è un insieme di strumenti per sintetizzare file di progetto con riempimento hardware del chip corrispondente alla descrizione di alto livello fornita della funzionalità richiesta, progettata nello stile dello sviluppo software.
- Un insieme di regole per il sistema di assemblaggio Bazel con supporto per strumenti aperti (Yosys, Verilator, OpenROAD) per lavorare con linguaggi di descrizione hardware (Verilog, VHDL, Chisel, nMigen).
- OpenROAD è un framework per automatizzare il processo di sviluppo del circuito aperto.
- Verible è un insieme di strumenti per lo sviluppo di Verilog, inclusi un parser, un sistema di formattazione dello stile e linter.
Infine se sei interessato a saperne di più, puoi controllare i dettagli nel seguente link